ЛИР-ДА136А

BiSS C

Информация  CLOCK и DATA на рисунке не показаны

CLOCK - входной управляющий сигнал
DATA - выходной сигнал

T - не менее 100 нс

Время расчета позиции t₁:

• до 19 бит: ≤ 9.5 мкс
• 20 бит: ≤ 9.9 мкс
• 21 бит: ≤ 10.2 мкс
• 22 бита: ≤ 10.6 мкс
• 23 бита: ≤ 11 мкс

Таймаут t₂ ≤ 16 мкс (адаптивный для ЛИР-ДА116В, ЛИР-ДА119А.01, ЛИР-ДА120А.02, ЛИР-ДА290А, ЛИР-ДА156А, ЛИР-ДА165А и серии ЛИР-ДА216)

Подтверждение Ack - всегда установлен в 0
Бит Start - всегда установлен в 1
Бит CDS - всегда установлен в 0
D - код положения, количество бит кода n
Бит Error - указывает на наличие ошибки если установлен в 0
Бит Warning - указывает на наличие предупреждения если установлен в 0
Шесть бит контрольной суммы CRC, полином 0х43, начальное значение 0

Параллельный

Информация  На рисунке для примера показан код Грея

D0 - D11 - Разряды выходного кода

Для выходного сигнала TP время t₁ ≤ 0.3 мкс, время t₂ ≤ 0.3 мкс
Для выходного сигнала OC время t₁ ≤ 0.3 мкс, время t₂ ≤ 0.5 мкс
Для выходного сигнала OE время t₁ ≤ 0.5 мкс, время t₂ ≤ 2.0 мкс

Параллельный с фиксацией

D0 - D11 - Разряды выходного кода
LE - Входной управляющий сигнал, по отрицательному фронту которого происходит фиксация выходного кода
Z - Высокоимпедансное состояние

Для выходного сигнала TP время t₁ ≤ 0.3 мкс, время t₂ ≤ 0.3 мкс
Для выходного сигнала OC время t₁ ≤ 0.3 мкс, время t₂ ≤ 0.5 мкс
Для выходного сигнала OE время t₁ ≤ 0.5 мкс, время t₂ ≤ 2.0 мкс

Параллельно-байтовый (до 16 бит)

D0 - D7 - Разряды выходного кода
OE1, OE2 - Входные управляющие сигналы. По отрицательному фронту OE1 происходит фиксация выходного кода
Z - Высокоимпедансное состояние

Для выходного сигнала TP время t₁ ≤ 0.3 мкс, время t₂ ≤ 0.3 мкс
Для выходного сигнала OC время t₁ ≤ 0.3 мкс, время t₂ ≤ 0.5 мкс
Для выходного сигнала OE время t₁ ≤ 0.5 мкс, время t₂ ≤ 2.0 мкс

При низком логическом уровне сигнала OE1 на выходной шине D0 - D7 присутствуют младшие 8 разрядов выходного кода. А при низком логическом уровне сигнала OE2 - оставшиеся старшие разряды выходного кода.

Последовательный SSI

Информация  CLOCK и DATA на рисунке не показаны

CLOCK - входной управляющий сигнал
DATA - выходной сигнал с числом разрядов n

T - от 0.25 мкс до 16 мкс
t₁ ≤ 9.5 мкс
t₂ ≤ 0.4 мкс
t₃ ≤ 20 мкс

В исходном состоянии шины CLOCK и DATA установлены в логическую 1. После первого спада CLOCK шина DATA устанавливается в 0 и в преобразователе происходит фиксация текущей позиции.

По фронтам сигнала CLOCK производится побитовая передача зафиксированного значения кода по шине DATA, после чего шина DATA устанавливается в состояние логического 0 и удерживается в нем в течение времени t₃. В этот промежуток времени может быть повторно считано зафиксированное значение кода позиции путем перевода CLOCK в состояние логического 0 и подачи импульса. Повторение выдачи может производиться неограниченное число раз. По окончании времени t₃ DATA устанавливается в состоние логической 1 и преобразователь готов к выдаче текущего значения позиции. Если в процессе считывания кода состоние CLOCK не изменяется в течение времени большего t₃, то преобразователь автоматически возвращается в исходное состояние.