Трасса для абсолютных энкодеров

Последовательный SSI

Информация  CLOCK и DATA на рисунке не показаны

CLOCK - входной управляющий сигнал
DATA - выходной сигнал с числом разрядов n

T - от 1 мкс до 11 мкс
t₁ > 0.45 мкс
t₂ ≤ 0.2 мкс
t₃ - от 12 до 35 мкс

В исходном состоянии шины CLOCK и DATA установлены в логическую 1. После первого спада CLOCK шина DATA устанавливается в 0 и в преобразователе происходит фиксация текущей позиции.

По фронтам сигнала CLOCK производится побитовая передача зафиксированного значения кода по шине DATA, после чего шина DATA устанавливается в состояние логического 0 и удерживается в нем в течение времени t₃. В этот промежуток времени может быть повторно считано зафиксированное значение кода позиции путем перевода CLOCK в состояние логического 0 и подачи импульса. Повторение выдачи может производиться неограниченное число раз. По окончании времени t₃ DATA устанавливается в состоние логической 1 и преобразователь готов к выдаче текущего значения позиции. Если в процессе считывания кода состоние CLOCK не изменяется в течение времени большего t₃, то преобразователь автоматически возвращается в исходное состояние.

Параллельный

Информация  На рисунке для примера показан код Грея

D0 - D11 - Разряды выходного кода

Для выходного сигнала TP время t₁ ≤ 0.3 мкс, время t₂ ≤ 0.3 мкс
Для выходного сигнала OC время t₁ ≤ 0.3 мкс, время t₂ ≤ 0.5 мкс
Для выходного сигнала OE время t₁ ≤ 0.5 мкс, время t₂ ≤ 2.0 мкс